/Arbeiten/Images/
/Arbeiten/Images/DiplomMasterarbeit.jpg

Analyse der Parallelisierbarkeit eines MAP-Decoders für Vielkernprozessoren


Communications Engineering Lab
Kreuzstr. 11, Zi.
Tel.:
/Arbeiten/Images/balkenduenn.jpg

Stichworte: MAP, GPU, OpenCL, Parallel, Many-Core

Beschreibung

/Arbeiten/Images/balkenduennkurz.jpg

/Arbeiten/uploaded/287Turbolader_NVIDIA.jpgDie Maximum A-Posteriori (MAP) Entscheidung spielt eine bedeutende Rolle für iterative Empfängerstrukturen. Das Ziel sogenannter Turbo-Systeme ist die Steigerung der Entscheidungszuverlässigkeit durch den Austausch extrinsischer Information zwischen zwei oder mehreren MAP-Entscheidern. Die Umsetzung einer solchen Entscheidung wird durch den Trellis-basierten BCJR-Algorithmus ermöglicht. Die Komplexität dieses Ansatzes hängt dabei von der Anzahl der Zustände des Trellis-Diagramms ab.
Im Rahmen dieser Masterarbeit soll die Parallelisierbarkeit des BCJR-Algorithmus im Kontext der Decodierung von Faltungscodes untersucht werden. Neben existierenden nebenläufigen Strukturen sollen speziell Möglichkeiten der Parallelisierung der nötigen Rekursionen im Algorithmus analysiert werden. Die Untersuchung der Korrekturfähigkeit und des Verarbeitungsgewinns einer Implementierung auf einem Vielkernprozessor bilden den Abschluss der Arbeit.

Aufgabenstellung

/Arbeiten/Images/balkenduennkurz.jpg

1. Einarbeitung in die Theorie der MAP-Entscheidung
2. Analyse der Parallelisierbarkeit
3. Implementierung auf einer NVIDIA GPU mithilfe OpenCL
4. Evaluation


Voraussetzungen:

/Arbeiten/Images/balkenduenn.jpg
Speichern : Speichern (PDF)
Zurück